Entwicklung eines fehlerrobusten Routingverfahrens auf SystemC-TLM-Ebene für Network-on-Chip-Architekturen

Der Fortschritt in der Mikroelektronik bewegt sich zunehmend von der Integration von Systemen auf einem Chip (SoC) zur Integration ganzer Netzwerke von funktionalen Einheiten auf einem Chip (Network-on-Chip, NoC), welche durch komplexe Kommunikationsnetze verbunden werden.
Zentralen Einfluss auf die Zuverlässigkeit, Echtzeitfähigkeit, Vorhersagbarkeit und Leistung des Systems hat die Kommunikation der Komponenten untereinander über das Kommunikationsnetz. In Network-on-Chips werden die Daten mittels Paketvermittlung weitergeleitet. Das für die Paketvermittlung verwendete Routingverfahren beeinflusst die Kommunikation zwischen den Komponenten des Network-on-Chip. Es können statische sowie dynamische Routingverfahren eingesetzt werden. Hierbei übernehmen Switches die Aufgabe der Vermittlung und Weiterleitung der Pakete von der Quelle zum Ziel.
Durch Alterung oder externe Einflüsse wie z.B. Strahlung oder Temperatureinwirkung können in einem NoC Fehler auftreten, so können z.B. Verbindungen zwischen Switches oder zwischen Switches und Komponenten gestört werden oder vollständig ausfallen. Des weiteren können solche Einflüsse zu Fehlern in den vermittelten Paketen oder zum Verlust von einzelnen Paketen führen.
Soll ein fehlerrobustes Network-on-Chip entworfen werden, so muss ein Routingverfahren verwendet werden, welches dynamisch auf den Ausfall von Verbindungen und/oder Komponenten des Network-on-Chip reagiert und versucht einen alternativen Pfad für die Vermittlung der Daten zu finden.

Aufgaben:

Im ersten Teil der Arbeit soll aus den vorhandenen SystemC-TLM-Modellen des Switches und aus Instruction-Set-Simulatoren von PowerPCs ein Network-on-Chip aufgebaut werden, um die Funktionsfähigkeit der vorhandenen SystemC-TLM-Modelle des Switches zu evaluieren und validieren. Es soll hierbei ein statisches Routingverfahren wie z.B. XY-Routing eingesetzt werden.
Im zweiten Abschnitt der Arbeit soll das Konzept für ein Routingverfahren erarbeitet werden, welches fehlerresistent ist und somit dynamisch auf den Ausfall von Verbindungen oder Switches reagieren kann. Die Implementierung dieses Konzeptes soll in SystemC auf TLM-Ebene erfolgen.
Für die Modellierung und Einstreuung von Fehlern in SystemC, welche Fehlverhalten von Verbindungen, Switches bzw. den totalen Ausfall dieser bewirken, soll im dritten Schritt dieser Diplomarbeit ein Konzept erstellt und in SystemC auf TLM-Ebene implementiert werden.
Im vierten Schritt sollen in einem Network-on-Chip Fehler injiziert werden, um die Funktionalität des fehlerresistenten Routingverfahrens zu validieren. Hierzu soll das im dritten Schritt erstellte Verfahren zur Modellierung und Einstreuung von Fehlern in SystemC verwendet werden.

 Kontakt:  Schönwald Timo

                Forschungszentrum Informatik (FZI)
                Systementwurf in der Mikroelektronik (SiM)
                Haid-und-Neu-Strasse 10-14
                76131 Karlsruhe

                Tel: +49 721/9654-406